Architetture dei Calcolatori Elettronici

Anno Accademico 2018/2019
Docenti: Prof. Bruno Ciciani – Dr. Alessandro Pellegrini

La pagina principale del corso è raggiungibile qui.

Aggiornamenti

  • Esonero del 10/12/2018 (aula 106, edificio ex poste):
    • Gruppo 1: cognomi dalla A alla I, ore 10.00
    • Gruppo 2: cognomi dalla L alla Z, ore 11.15

Regole per l’esame

  • È previsto un esonero durante l’erogazione del corso.
  • Possono sostenere l’esame tutti gli studenti del corso indipendentemente dal superamento dell’esonero.
  • L’esame consiste di due prove, una progettuale ed una teorica. Per superare l’esame si deve conseguire almeno 9/15 in ognuna delle due prove.
  • Chi vuole utilizzare il voto dell’esonero, deve rispondere soltanto alle ultime due domande della parte teorica. Il voto conseguito sarà sommato a quello dell’esonero.
  • È possibile conservare il voto ottenuto in una prova per l’appello successivo, purché il voto in questa prova sia di almeno 11/15 e nell’altra prova lo studente abbia conseguito almeno 6/15.
  • Il voto dell’esonero può essere utilizzato soltanto per un appello, fino alla sessione di settembre (compresa). Oltre quella sessione lo studente dovrà comunque sostenere l’esame completo.

Programma del corso

  • Sistemi numerici (riepilogo) e codici
  • Algebra di commutazione
  • Elementi di reti combinatorie
  • Elementi di reti sequenziali
  • Organizzazione e programmazione del processore z64
  • Interfaccia tra processore e periferiche
  • Gestione della memoria
  • Architetture pipeline di processori di tipo RISC
  • Architetture pipeline di processori di tipo CISC

Testi Consigliati

  • Ciciani, Pellegrini: Computer Architectures
  • Patterson, Hennessy, Struttura, organizzazione e progetto dei calcolatori. Zanichelli
  • Ciciani, Cioffi: Reti Sequenziali. McGraw Hill
  • Cioffi: Reti Combinatorie. Siderea

Lucidi delle lezioni

Esercizi

Copyright © 2010–2018 • All rights reserved
Last Update: 07 Dec 2018